首先，foundry从供应商（硅晶片供应商）那里收到的晶片（也称为“wafer”，在我们之后简称为“wafer”）是半径100mm（8寸工厂）或150mm（12寸工厂）的晶片的每一片。如下图所示，其实有点像大饼，我们称它为基板。

要创建Well和传输层：

也就是说，通常所说的孔是通过离子植入物（Ion Implantation，后简称imp）进入基板上的，但是制作NMOS需要植入P型孔，制作PMOS需要植入N型孔。离子注入机械将需要注入的P型元素打入基板内的特定深度，然后在炉管内高温加热，从而使这些离子活化并向周围扩散。这样well的制作就完成了。制作完成后，这样制作well后，还有其他的离子注入的步骤。目的是控制通道电流和阈值电压的大小，使其与变压器层相统一。如果是做NMOS的话，变压器层中嵌入P型离子，如果是做PMOS的话，变压器层中嵌入N型离子。植入后是以下模型。这包括离子嵌入时的能量、角度、离子浓度等很多内容。

制作SiO2：

之后会制作二氧化硅（SiO2，之后简称Oxide），但是CMOS的制作过程中有很多制作Oxide的方法。这里使用的“SiO2”用于栅极下，其厚度直接影响阈值电压的大小和沟道电流的大小。因此，许多foundry选择了这一步中质量最高、厚度控制最准确、均匀性最好的炉管氧化方法。其实很简单，在通氧炉管中，通过高温，使氧与硅发生化学反应，生成SiO2。由此，在Si的表面生成如下图案那样的薄的SiO2层。

浇口端Poly的形成：

但是到这里还没有结束，SiO2只是相当于螺纹，真正的门（Poly）还没有开始。因此接下来是在SiO2上面铺多晶硅（多晶硅也是由单一的硅元素构成的，但是晶格的配置方法不同。请不要问基板是单晶硅，栅极是多晶硅的理由。这有一本叫做半导体物理的书，可以理解，但是很尴尬~）Poly也是CMOS的非常重要的一环，Poly的成分是Si，不能像生长SiO2那样通过与Si基板直接反应而生成。这需要传说中的CVD（化学气相沉淀，Chemical Vapor Deposition，化学气相沉淀，Chemical Vapor Deposition，化学气相沉淀，Chemical Vapor Deposition，化学气相沉淀，Chemical Vapor Deposition，化学气相沉淀，Chemical Vapor Deposition然后沉淀到wafer（这里用CVD的方法在炉管中产生Poly，因此Poly的产生不是用于纯CVD的底座）但是，通过该方法形成的多晶硅整体的wafer沉淀，沉淀后变成这样。

Poly及SiO2的曝光：

到了上面的步骤，其实形成了我们想要的垂直结构。最上面是Poly，下面是SiO2，下面是基板。但现在整个wafer都是这样，其实我们需要特定的位置是“水龙头”结构。因此，曝光是整个过程中最重要的一步。我们首先在wafer的表面铺上抗蚀剂，也被称为光致抗蚀剂（因为很难解释抗蚀剂的概念是什么，相信光看就知道了）就这样了。接着，将定义的掩模版（在掩模版上定义了电路图案）放在上面，最后照射特定波长的光时，在被照射的地方光电阻被激活，被掩模版遮挡的地方不被光源照射，因此该光电阻不被激活。由于被活性化抗蚀剂特别容易被特定的化学液体清洗，未被活性化的抗蚀剂不被清洗，所以在照射后，通过用特定的液体清洗被活性化的抗蚀剂，最终成为这样，在需要留下Poly和SiO2的地方留下光电阻在不残留的地方除去光电阻。

Poly和SiO2的蚀刻：

然后蚀刻或去除多余的Poly和SiO2，此时使用定向蚀刻。刻蚀的分类包括定向刻蚀和非定向刻蚀，定向刻蚀是指在特定方向上进行刻蚀，非定向刻蚀是非定向的（不小心说得太多，总之是通过特定酸碱在特定方向上除去SiO2、在这个例子中，使用向下的定向蚀刻除去了SiO2，就变成这样了。最后去除光致抗蚀剂。此时去除光致抗蚀剂的方法不是通过上述光的照射来激活，不需要定义特定的大小，而是通过去除所有光致抗蚀剂的其他方法。最后如下图所示。这实现了保持特定位置Poly和SiO2的目的。

源极端和漏极端的形成：

最后想想源极和漏极是如何形成的。正如上一期所说，源极和漏极是离子注入相同类型的元素。此时，可以在需要N型埋入的源极/漏极区域使用光电阻开口。我们只以NMOS为例，所以上图的所有部分都是开口的。如下图所示，被光致抗蚀剂覆盖的部分不能被埋入（光被遮挡了吗），所以只能在必要的NMOS中埋入N型元素。Poly下面的基板被Poly和SiO2遮挡着，所以也没有被植入，变成了这样。至此，制作了简单的MOS模型。理论上，source，drain，Poly和基板加电压，这个MOS能工作，不过，我们source和drain有直接探针不能直接加电压吧。此时，需要在MOS的配线，也就是说在该MOS上连接配线，连接很多MOS。我们来看一下这个布线的过程。

创建VIA：

首先，第一步是在整个MOS上盖上SiO2，如下图所示，该SiO2以CVD方式发生。这是因为速度快，节省时间。下面的话还是铺光电阻，曝光的组套，结束后长。然后使用蚀刻方法在SiO2中蚀刻孔，该孔的深度如下图的灰色部分那样与Si表面直接接触。最后，移除光致抗蚀剂，然后执行以下操作：。这个时候做的是把导体埋在这个洞里，关于这个导体是什么。每家每户都不一样，大部分都是钨（Tungsten）合金，如何才能填补这个洞呢。使用PVD（物理气相沉淀），原理与下图相似。使用高能量的电子和离子轰击目标，被粉碎的目标以原子的形式落下，直接形成下面的镀膜。我们平时在新闻上看到的目标是这里的目标。填完洞就是这样。当然，我们在填埋时，不能控制镀膜厚度刚好等于孔的深度，所以会多余。这样的话，使用CMP（Chemical Mechanical Polishing，化学机械研磨）技术，听起来很贵，其实是研磨，把多余的部分全部研磨。结果就是这样。到了这里就可以制作via层了。当然，via的制作主要是为了后面的金属层布线。

金属层的制备：

在上述条件下，我们用PVD方式再dep一层金属（metal）这种金属主要是以铜为主的合金。然后经过曝光、蚀刻，得到我们想要的样子。然后不断向上叠加，直到满足我们的需要。我们在画layout时，会告诉我们使用的过程的最大数量。它意味着有多少层metal，多少层via，可以重叠多少层。最终你会得到这样的结构。最上面的pad就是这个芯片的插针，打包后就是我们可以看到的插针。这就是芯片制作的大致流程。这次了解了半导体foundry中最重要的曝光、蚀刻、离子注入、炉管、CVD、PVD、CMP等。当然还有其他的过程，我们有机会再聊。